ОГЛАВЛЕНИЕ
Введение 2
1.Анализ архитектур параллельных вычислительных систем 5
1.1.Параллелизм в работе ЭВМ 5
1.2.Уровни параллелизма 5
1.3.Микроуровневый параллелизм 8
1.4.Параллелизм на уровне команд 11
1.4.1.Векторный процессор 12
1.4.2.Структура векторного процессора 13
1.4.3.Матричные процессоры 15
1.4.4.Архитектура VLIW 17
1.5.Параллелизм уровня потоков и уровня заданий 21
1.5.1.Архитектура SPMD 22
1.6.Потоковая (data flow) архитектура 25
1.7.Выводы 27
2.Описание исследуемой архитектуры высокопараллельной вычислительной системы 28
2.1.Организация потоковой обработки информации 28
2.2.Построение программ коммутации 33
2.3.Программирования ветвящихся структур 38
2.4.Виртуализация ресурса 41
2.5.Индексация и выполнение векторных операций 43
2.6.Алгоритмы коммутации и выполнения команд 48
2.7.Система команд 50
2.7.1.Арифметические операции 52
2.7.2.Логические операции 52
2.7.3.Операции отношения 53
2.7.4.Условные арифметические операции 53
2.7.5.Команды передачи управления 54
2.7.6.Операции индексации 56
2.7.7.Операции пересылки и преобразований 56
2.7.8.Векторные операции 57
2.8.Выполнение системных операций 58
2.9.Устройства потоковой вычислительной системы 59
2.9.1.Выполнение команд процессором 59
2.9.2.Формирование физических адресов вычислителей 68
2.9.3.Процессор памяти 75
2.9.4.Информационное взаимодействие устройств 80
2.10.Выводы 84
3.Разработка имитационной модели потоковой вычислительной системы 85
3.1.Архитектура имитационной модели ПВС 85
3.2.Модуль режима программирования 86
3.3.Модуль режима визуализации процесса работы ПВС 88
3.4.Модуль проверки синтаксиса написанной пользователем программы 89
3.5.Модуль справочной системы 89
3.6.Модуль имитации работы ПВС 90
3.6.1.Архитектура модуля имитации работы ПВС 90
3.6.2.Память команд 91
3.6.3.Процессор коммутации 92
3.6.4.Вычислительное поле 92
3.6.5.Генерация адресов 92
3.6.6.Подсистема оперативной памяти данных 92
3.6.7.Подсистема доступа к оперативной памяти данных 92
3.7.Демонстрация работы имитационной модели 93
3.8.Выводы 95
Заключение 97
Литература 99
Введение
Актуальность темы диссертации.
Первый одноядерный микропроцессор (Intel 4004) был представлен 15 ноября 1971 г. корпорацией Intel. Он содержал 2300 транзисторов, работал на тактовой частоте 108 кГц и стоил $300.
Требования к вычислительной мощности центрального микропроцессора постоянно росли и продолжают расти. Производителям процессоров приходится постоянно подстраиваться под насущные и вечно растущие запросы пользователей ПК.
Долгое время повышение производительности традиционных одноядерных процессоров в основном происходило за счет последовательного увеличения тактовой частоты (около 80% производительности процессора определяла именно тактовая частота) с одновременным увеличением количества транзисторов на одном кристалле. Однако дальнейшее повышение тактовой упирается в ряд фундаментальных физических барьеров (поскольку технологический процесс почти вплотную приблизился к размерам атома: сегодня процессоры выпускаются по 22-нм технологии, а размеры атома кремния – приблизительно 0,543 нм):
• во-первых, с уменьшением размеров кристалла и с повышением тактовой частоты возрастает ток утечки транзисторов. Это ведет к повышению потребляемой мощности и увеличению выброса тепла;
• во-вторых, преимущества более высокой тактовой частоты частично сводятся на нет из-за задержек при обращении к памяти, так как время доступа к памяти не соответствует возрастающим тактовым частотам;
• в-третьих, для некоторых приложений традиционные последовательные архитектуры становятся неэффективными с возрастанием тактовой частоты из-за так называемого «фон-неймановского бутылочного горлышка» – ограничения производительности в результате последовательного потока вычислений. При этом возрастают резистивно-емкостные задержки передачи сигналов, что является дополнительным узким местом, связанным с повышением тактовой частоты.
Следовательно, необходимо добиваться повышения производительности другими средствами, отличными от повышения тактовой частоты больших монолитных ядер. Решением является принцип «разделяй и властвуй» – разделение задачи на множество одновременных операций и их распределение между множеством небольших вычислительных устройств.
Организация принципа «разделяй и властвуй» при помощи многопроцессорных систем также не получила широкого распространения, так как требовала сложных и дорогостоящих многопроцессорных материнских плат. Поэтому производителями микропроцессоров было принято решение добиваться дальнейшего повышения производительности другими средствами. Самым эффективным направлением была признана концепция многопоточности, зародившаяся в мире суперкомпьютеров, – это одновременная параллельная обработка нескольких потоков команд.
Так в недрах компании Intel родилась Hyper-Threading Technology (HTT) – технология сверхпоточной обработки данных, которая позволяет процессору выполнять в одноядерном процессоре параллельно до четырех программных потоков одновременно. Hyper-threading значительно повышает эффективность выполнения ресурсоемких приложений (например, связанных с аудио- и видеоредактированием, 3D-моделированием), а также работу ОС в многозадачном режиме.
Процессор Pentium 4 с включенным Hyper-threading имеет одно физическое ядро, которое разделено на два логических, поэтому операционная система определяет его, как два разных процессора (вместо одного).
Hyper-threading фактически стала трамплином к созданию процессоров с двумя физическими ядрами на одном кристалле. В 2-ядерном чипе параллельно работают два ядра, которые при меньшей тактовой частоте обеспечивают большую производительность, поскольку параллельно выполняются два независимых потока инструкций.
В итоге, в настоящее время наращивание мощностей многопроцессорных вычислительных систем (МВС) идет в основном по пути увеличения числа вычислительных узлов (ВУ) в кластерах архитектуры MPP (Massively Parallel Processing, системы с локальной памятью). Пока мощность МВС увеличивается в основном интенсивным путем (рост числа отдельных ВУ и/или ядер), однако ресурс интенсивного роста, естественно, небезграничен.
Томас Стерлинг (профессор Луизианского университета, создатель кластерной технологии Beowulf), постулирует наличие «точки Стерлинга» – фундаментального ограничения производительности традиционных архитектур вычислителей. По мнению Стерлинга, следует рассматривать новые подходы к организации вычислений и архитектуры вычислителей. Он, в частности, предлагает заинтересоваться концепцией управления вычислениями потоком данных – data flow [22].
Создание компьютеров с применением потоковых процессоров вряд ли реально при современных технологиях. Однако развитие аппаратной базы идет огромными темпами, так что создание высокопараллельной вычислительной системы на основе потоковой архитектуры вполне возможно.
Цель выпускной квалификационной работы.
Целью выпускной квалификационной работы являются моделирование и оценка характеристик высокопараллельной вычислительной системы потоковой архитектуры (data flow). Исходя из поставленной цели, в работе решаются следующие задачи:
-
анализ способов использования параллельности в архитектуре
-
разработке модели потоковой вычислительной системы
-
программная реализация разработанной модели потоковой вычислительной системы
-
оценка влияния значений варьируемых параметров разработанной модели на время выполнения задач
-
оценка возможности применения ВС потоковой архитектуры для нераспараллеливаемых задач.
Предмет исследования.
Предметом исследования являются вычислительные системы потоковой архитектуры и способы их организации.
Методы исследования.
-
имитационное моделирование
-
системное программирование
-
теория языков программирования
Научная новизна. Научную новизну выпускной квалификационной работы составляют результаты, полученные в ходе решения поставленных задач:
-
система команд разработанной модели потоковой вычислительной системы
-
модель потоковой вычислительной системы, основанная на принципах dataflow
-
оценка влияния варьируемых параметров разработанной модели на время выполнения задач.
Практическая ценность работы.
Практическая ценность работы заключается в:
-
разработанном инструментальном средстве, предназначенном для оценки влияния значений варьируемых параметров на время выполнения задач
-
разработанном программном продукте, визуально демонстрирующим процесс работы высокопараллельной вычислительной системы потоковой архитектуры.
Апробация результатов исследований.
Основные результаты, полученные в ходе выполнения выпускной квалификационной работы, докладывались на международной молодежной научной конференции ХХХVIII Гагаринские чтения (Москва, 2012 г.), а также были опубликованы на сайте Института инженеров по электротехнике и электронике – IEEE. Предложенная модель ВС потоковой архитектуры получила первую премию в номинации «Лучшая архитектура» в конкурсе студенческих проектов по разработке и моделированию процессорных архитектур «2010 IEEE Computer Society Student Competition».
|
