Principles of Asynchronous Circuit Design




Скачать 3.5 Mb.
Название Principles of Asynchronous Circuit Design
страница 9/64
Дата публикации 14.05.2014
Размер 3.5 Mb.
Тип Реферат
literature-edu.ru > Авто-ремонт > Реферат
1   ...   5   6   7   8   9   10   11   12   ...   64

.3.2Конвейеры и кольца


На рисунке 3.1 изображен конвейер, собранный из 5 защелок. Стрелкой представлены каналы, состоящие из сигналов request, acknowledge и данных. Действиельное значение из L1 копируется в L2 и пустое значение из L3 копируется в L4. Т.о. в L1 и L3 находятся дубликаты значений хранящихся в L2 и L4. Подобные дубликаты называются «пузырями», а новые действительные и пустые значения «маркерами». Чтобы отличать маркеры от пузырей, первые представлены кружками вокруг значения. Т.о. защелка может содержать действительный маркер, пустой маркер или пузырь. Пузыри можно рассматривать как катализатор: пузыть позволяет переместить маркер вперед, в то время как сам перемещается назад.

Любая цепь долна содержать пузыть, в противном случае она замрет. Вот почему необходимо правильно инициализировать схему, что будет показано чуть позже. Так же позже будет показано, что число пузырей в схеме также сильно влияет на производительность.

В конвейере с не менее чем 3 защелками можно замкнуть вход и выход и свормировать кольцо, в котором данные могут перемещаться автономно. Предположим что кольцо инициализирвоанно, как показано на рисунке 3.2(a), во ремя t0 действительным маркером, пустым маркером и пузырем. Первые этапы циркуляции показаны на рисунке 3.2(b), во времена t1, t2 и t3. Кольца это основа итеративных схем. Время цикла схемы на рисунке 3.2 6 «шагов» (состояние в момент t6 будет идентичным состоянию при t0). И действиельный, и пустой маркеры оба совершат один обход. Обход включает 3 «шага» и поскольку в схеме всего 1 пузырь то цикл будет 6 «шагов». Интересно что 4стадийный конвейер содержищий действиельный и пустой маркеры и два пузыря бдет иметь длину цикла в 4 «шага». Так же инетерсно что добавление одной защелки не изменяет задержек в схеме и ее фенкционирование (чито приозошло в синхронной схеме); это все еще кольцо с одним маркером данных.

.3.3Построение блоков


На рисунке 3.3 показан минимальный набор компонентов, достаточный для построения асинхронных схем (статических структур потоков данных с детерминированным поведением, т.е. без арбитров). Как показано ниже компоненты можно сгруппировать в 4 категории. В ледующем разделе буцдет рассмотрено поведение потока маркеров в структурах скомпонованных из этих компенентов. Компоненты взимного исключения и арбитража описаны в разделе 5.8.

Защелки хранят маркеры и реализуют механизм квитироания для управления потоком маркеров. В дополнение необходимы защелки без входа для создания маркеров и без выхода – для уничтожения маркеров. На рисунке 2.9 показана реализация 4-фазной защелки со связными данными, На рисунке 2.11 реализация 2-фазной защелки, а на рисунках 2.12-2.13 реализация 4-фазной двухроводной защелки.

Фуцнкциоанльные блоки – асинхронный эквивалент сомбинационных схем. С этой точки зрения они прозрачны для механизма квитирования. Функциональные блоки будут: (1) дожидаться маркера на входах, (2) реализовывать необходимую комбинационную логику и (3) выдавать маркер на своем выходе. И достоверные и пустые маркеры обрабатываются одинаково. Некотореы реализации предполагают синхронизацию входов. В этом случае необходимо использование компонента join. Более детально реализация функциональных блоков рассмотрена в главе 5.


Figure 3.20 A minimum and, for most cases, sufficient set of asynchronous components.

Бузусловное управление потоком: компоненты Fork и join используются для управления параллельными ветвями вычислений. С инженерной точки зхрени, forks используется для выдачи сигнала с одного на несколько компонентов, а join наоборо, когда необходимо синхронизировать выходы нескольких компонентов – поскольку они являются независимыми входами. В дальнейшем join и fork будут опускаться в схемных диаграммах: разделение канала будет представлять fork, а объединение нескольких каналов join.

Компонент merge имеет два и более входов и один выход. Механизм квитирования для входных каналов подразумевает взаимное исключение и передачу маркеров на выход.

Условное управление потоком: компоненты MUX и DEMUX представляют обычный выбор между несколькими входами и несколькими выходами соотвественно. Канал управления такой же канал что и каналы данных. MUX синхронизирует канал управления и каналы данных и выдает значение, соотвествующего входного канала, в выходной. Остальные входные каналы игнорируются. Аналогично DEMUX синхронизирует каналы управления и данных и выдает значение из входного канала на один из выходных каналов.

Как было сказано ранее защелки реализуют механизи квитирования и таким образом управляют маркерами. Все остальные компоненты должны быть прозрачны для механизма квитирования. Это существенное замечание для реализации данных компонентов!
1   ...   5   6   7   8   9   10   11   12   ...   64

Похожие:

Principles of Asynchronous Circuit Design icon Система автоматизации проектных работ, или система автоматизированного...
Система автоматизации проектных работ, или система автоматизированного проектирования, сапр (cad, Computer-Aided Design) — программный...
Principles of Asynchronous Circuit Design icon В. А. Геодакян Россия, Москва, Институт проблем экологии и эволюции им. А. Н. Северцова, ран
«asynchronous» theories are needed. This article suggests a theory, which gives interpretations and predictions
Литература


При копировании материала укажите ссылку © 2015
контакты
literature-edu.ru
Поиск на сайте

Главная страница  Литература  Доклады  Рефераты  Курсовая работа  Лекции