Principles of Asynchronous Circuit Design




НазваниеPrinciples of Asynchronous Circuit Design
страница1/64
Дата публикации14.05.2014
Размер3.5 Mb.
ТипРеферат
literature-edu.ru > Авто-ремонт > Реферат
  1   2   3   4   5   6   7   8   9   ...   64



Principles of Asynchronous Circuit Design

A Systems Perspective

Под редакцией

Jens Sparso

Technical University of Denmark

и

Steve Furber

The University of Manchester, U.K.

Редакторы серии

Rene van Leuken

Alexander de Graaf

Reinder Nouta

TU Delft/DMES. Delft, The Netherlands
KLUWER ACADEMIC PUBLISHERS

BOSTON / DORDRECHT / LONDON

A CLP. Catalogue record for this book is available from the Library of Congress.

ISBN 0-7923-7613-7

Опубликовано издательством Kluwer Academic Publishers, P.O. Box 17, 3300 AA Dordrecht, The Netherlands.

Распространяется в Северной, Центральной и Южной Америках издательством Kluwer Academic Publishers, 101 Philip Drive, Norwell. MA 02061, U.S.A.

Во всех остальных странах распространяется издательством Kluwer Academic Publishers, P.O. Box 322, 3300 AH Dordrecht. The Netherlands.

Printed on acid-free paper

All Rights Reserved

© 2001 Kluwer Academic Publishers, Boston

Ниодна чать данных документов не может быть вопспроизведена или использована в любом качестве в электронном виде или на физическом носителе, включая фотокопии, записи или любой системе хранения и поиска информации без письменного разрешения автора.

Отпечатано в Голландии.


  1. Содержание

Содержание 1

Введение 7

Благодарности 9

Предисловие 10

PART I Проектирование асинхронных схем – вводное руководство 15

PART IПроектирование асинхронных схем – вводное руководство 15

Chapter 1Введение 16

.1.1 Почему рассматриваются асинхронные схемы? 16

.1.2 Цели и предпосылки 17

.1.3 Тактирование против квитирования 17

.1.4 План части I 19

Chapter 2Основные понятия 20

.2.1 Протоколы квитирования 20

.2.1.1 Протоколы со связными данными 20

.2.1.2 4-фазный двухпроводный протокол 21

▬ пустое слово где все N пар равны {0, 0}. 22

▬ промежуточное слово где некторорые из пар пусты а некоторые содержат достоверные значения. 22

▬ 2N различных кодовых слов. 22

.2.1.3 2-фазный двухроводный протокол 23

.2.1.4 Другие протоколы 23

.2.2 C-элемент Мюллера и принцип индикации 24

.2.3 Конвейер Миллера 25

.2.4 Способы реализации схем 26

.2.4.1 4-фазный конвейер со связными данными 26

.2.4.2 2-фазный конвейер со связными данными (Микроконвейер) 27

.2.4.3 4-фазный двухпроводный конвейер 29

.2.5 Теория 30

.2.5.1 Основы speed-independence 30

.2.5.2 Классификация асинхронных схем 32

.2.5.3 Изохронные ветвления 32

.2.5.4 Взаимодействе схем 33

.2.6 Тестирование 33

.2.7 Заключение 34

Chapter 3Статические структуры потоков данных 35

.3.1 Введение 35

.3.2 Конвейеры и кольца 36

.3.3 Построение блоков 36

.3.4 Простой пример 37

.3.5 Применение простых колец 39

.3.5.1 Последовательные схемы 39

.3.5.2 Итеративные вычисления 40

.3.6 Конструкции FOR, IF и WHILE 40

.3.7 Более сложный пример: GCD 42

.3.8 Ссылки на дополнительные примеры 43

.3.8.1 Маломощный банк фильтров 43

.3.8.2 Асинхронный микропроцессор 43

.3.8.3 Высокочастотный конвейерный векторный умножитель 43

.3.9 Заключение 44

Chapter 4производительность 45

.4.1 Введение 45

.4.2 Качественная оценка производительности 45

.4.2.1 Пример 1: FIFO как сдвиговый регистр 45

.4.2.2 Пример 2: сдвиговый регистр с параллельной загрузкой 47

.4.3 Количественное представление производительности 48

.4.3.1 Задержки, пропускная сопсобность и длина волны 48

.4.3.2 Длительность цикла в кольце 50

.4.3.3 Пример 3: производительность 3-стадийного кольца 51

.4.3.4 Заключительные примечания 51

.4.4 Анализ графа зависимостей 52

.4.4.1 Пример 4: граф звисимостей для конвейера 52

.4.4.2 Пример 5: Граф зависимостей для 3-стадийного конвейра 53

.4.5 Заключение 55

Chapter 5реализации механизма квитирования в схемах 56

.5.1 Защелка (latch) 56

.5.2 Fork, join и merge 56

.5.3 Функциональные блоки - основы 58

.5.3.1 Введение 58

.5.3.2 Прозрачность для механизма квитирования 59

.5.3.3 Сложение с последовательным переносом 61

.5.4 Функциональнве блоки со связными данными 62

.5.4.1 Использование соответствующих задержек 62

.5.4.2 Выбор задержек 62

.5.5 Двухпроводные функциональные блоки 63

.5.5.1 Delay insensitive minterm synthesis (DIMS) 63

.5.5.2 Null Convention Logic 64

.5.5.3 Реализация на транзисторном уровне CMOS 65

.5.5.4 Сумматор Мартина 66

.5.6 Гибридные функциональные блоки 67

.5.6.1 Залючение – проектирование функциональных блоков 68

.5.7 MUX и DEMUX 69

.5.8 Взаимное исключение, арбитраж и метастабильность 70

.5.8.1 Взаимное исключение 70

.5.8.2 Арбитраж 71

.5.8.3 Вероятности метастабильности 72

.5.9 Заключение 73

Chapter 6управляющие SPEED-INDEPENDENT схемы 74

.6.1 Введение 74

.6.1.1 Последовательные асинхронные схемы 74

.6.1.2 Источники ошибок 75

.6.1.3 Модели задержек 75

.6.1.4 Фундаментальный принцип и принцип вход-выход построения схем 76

.6.1.5 Синтез схем фундаментального типа 76

.6.2 Графы переходов 77

.6.2.1 Сети Петри и STG 78

.1 Input free choice: Выбор альтернативаных вариантов должен управляться взаимосиключающими входами. 79

.2 1-bounded: Не должно быть более одного маркера в одной позиции. 79

.3 Liveness: В STG не должно быть блокировок. 79

.4 Consistent state assignment: Переход сигналов должен бить либо «+» либо «-» при любом выполнении STG. 79

.5 Persistency: Если переход включен он должен быть выполнен, т.е. он не может быть выключен переключением другого сигнала. STG схемы должен гарантировать длительность внутренних и выходных сигналов, в то время как внешняя среда должна гарантировать длительность входных сигналов. 79

.6 Complete state coding (CSC): Две и более маркировок STG не должны включаться друг в друга (т.е. иметь одинковое состояние). Если это не так необходимо введение нового состояния и соотвественно новой внутреенеей переменной различающей маркировки. Инструмент Petrify производит это автоматически. 79

.6.2.2 Несколько часто используемых фрагментов STG 79

.6.3 Базовая процедура синтеза 81

.6.3.1 Пример 1: C-элемент 82

.6.3.2 Пример 2: Схема с выбором 82

.6.3.3 Пример 2: Источники ошибок в реализациях с простыми вентилями 83

.6.4 Реализация припомощи вентилей с памятью 84

.6.4.1 Введение 84

.6.4.2 Области возбуждения и спокойствия 85

.6.4.3 Пример 2: Использование элементов с памятью 86

.6.4.4 Ограничение монотонного покрытия 86

.6.4.5 Топологии схем на элементах с памятью 87

.6.5 Инициализация 88

.6.6 Заключение о процессе синтеза 88

.1 Описание желаемого поведения схемы и ее (фиктивной) среды с помощью STG. 89

.2 Удостовериться, что STG удовлетворяет свойствам 1 -5: простота, непротиворечивость состояний, живость, входы только свободный выбор и управляемый выбор и устойчивость. STG, удолетворяющий данным условиям, применимое описание SI схемы. 89

.3 Проверить описание на соотвествие свойству 6: полное кодирование состояний (CSC). Если описание не удовлетворяет CSC необходимо добавить одоно или более состояний для дополнения описания (что часто возможно в 4-фазных управляющих схемах, где снимаемый сигнал может быть закольцован). Некоторые инструментя (включая Petrify) могут вставлять переменные состояния автоматически, в то время как пеерстановки сигналов – что меняет описание — эадача проектировщика. 89

.4 Выбрать шаблон для реализации и получить Булевы выражения для собственно переменных или функции сброса и установки, если используются элементы с памятью. А так же решить, могжно ли реализовать эти выражения при помощи атомарных вентилей (обычно сложный AOI-вентиль), или они будут реализоавны структурами простых вентилей. 89

.5 Получить Булевы выражения для выбранного шаблона реализации. 89

.6 Вручную модифицировать полученую схему для ее инициализации сингалами сброса или инициализации. 89

.7 При помощи CAD инструментов провести моджелирование и компоновку схемы. 89

.6.7 Petrify: инструмент для минтеза SI схем по STG 89

.6.8 Примеры проектов, синтезированных при помощи Petrify 90

.6.8.1 Пример 2, переработанный 90

.6.8.2 Управляющие схемы для 4-фазной защелки со связными данными 92

.6.8.3 Управляющая схема для 4-фазного компонента MUX со связными данными 93

.6.9 Заключение 97

Chapter 7Улучшенные 4-фазные протоколы и схемы со связными данными 98

.7.1 Каналы и протоколы 98

.7.1.1 Типы каналов 98

.7.1.2 Data-validity схемы 98

.7.1.3 Обсуждение 99

.7.2 Проверка статических типов 100

.7.3 Более совершенные управляющие схемы защелок 101

.7.4 Заключение 102

Chapter 8языки и инструментарий высокого уровня 104

.8.1 Введение 104

.8.2 Параллелизм и передача сообщений в CSP 105

.8.3 Tangram: примеры программ 106

.8.3.1 2-местный сдвиговй регистр 106

.8.3.2 2-местное FIFO 106

.8.3.3 Вычисление НОД при помощи выражений while и if 107

.8.3.4 Вычисление НОД при помощи команд блокировки 107

.8.4 Tangram: синтакс- зависимая компиляция 107

.8.4.1 2-местный сдвиговый регистр 108

.8.4.2 2-местное FIFO 109

.8.4.3 Вычисление НОД на блокируемых повторениях 109

.8.5 Процесс трансляции Martin-а 111

.8.6 Использование VHDL для асинхронного проектирвоания 112

.8.6.1 Введение 112

.8.6.2 VHDL против CSP-подобных языков 112

.8.6.3 Взаимодействие каналов при проектировании 113

.8.6.4 Пакет абстрактного канала 115

.8.6.5 Пакет реального канала 117

.8.6.6 Разделение на управление и обработку данных 118

.8.7 Заключение 120

приложение: VHDL пакеты каналов 121

PART I BALSA – система синтеза асинхронной аппаратуры 125

PART IBALSA – система синтеза асинхронной аппаратуры 125

Chapter 9Введение в BALSA 126

.9.1 Обзор 126

.9.2 Основные концепции 126

.9.3 Набор интсрументальных средств и процесс проектирваония 128

.9.4 Начало 129

.9.4.1 Одноместный буфер 129

.9.4.2 2-местный буфер 131

.9.4.3 Параллельная композиция и использование модулей 132

.9.4.4 Размещение мноджества структур 133

.9.5 Вспомогательные средства Balsa 133

.9.5.1 Создание Makefile 133

.9.5.2 Вычисление необходимых ресурсов 134

.9.5.3 Просмотр графа схемы квитирвоания 134

.9.5.4 Моделирование 135

.1 LARD тестирвоание по умолчанию. 135

.2 Balsa тест. 135

.3 Настраиваемый LARD тест. 135

Chapter 10Язык BALSA 138

.10.1 Типы данных 138

.10.2 Способы определения типов 140

.10.3 команды и управление потоком 141

.10.4 Бинарные/унарные операторы 143

.10.5 Структура программы 143

.10.6 Примеры схем 145

.10.7 Выбор каналов 149

Chapter 11построение библиотечных компонентов 150

.11.1 Параметрическое описание 150

.11.1.1 Определение буфера с переменной длиной 150

.11.1.2 Конвейеры переменных ширины и глубины 150

.11.2 Рекурсивные определения 151

.11.2.1 n-входовый мультиплексор 151

.11.2.2 Счетчик кол-ва 152

.11.2.3 сдвигатель в Balsa 154

.11.2.4 Дерево арбитража 156

Chapter 12Простой контроллер DMA 158

.12.1 Общие регистры 158

.12.2 Регистры каналов 159

.12.3 Структур аконтроллера DMA 159

.12.4 Описание в Balsa 161

.12.4.1 Дерево арбитража 162

.12.4.2 Модуль передач 162

.12.4.3 Модуль управления 163

PART II Крупные асинхронные проекты 167

PART IIКрупные асинхронные проекты 167

Chapter 13DESCALE: a Design Experiment for a Smart Card Application consuming Low Energy (экспериментальный проект по малопотребляющим приложениям для смарт карт) 168

.13.1 Введение 168

.13.2 VLSI программирование асинхронных схем 169

.13.2.1 Инструментарий Tangram-а 169

.13.2.2 Технологии квитирования 170

.13.2.3 GCD алгоритм 171

.13.3 Альтернативы асинхронным схемам 175

.1 Части схемы в синхронной схеме управлдяются тактовым синхросигналом, в то время как в асинхронных управляются запросами. Это подразумевает астивность часте схем в асинхронных схемах только при необходимости. Т.о. асинхронные схемы в основном рассеивают меньше мощности, чем синхронные. 175

.2 В синхронных схемах все действия управялются единым ьактовым сигналом, в то время как асинхронные распределенным квитированием. Т.о. в синхронных схемах имеют место выбросы тока в момент фронтов синхросигнала, в то время как в асинхронных потребление тока равномерно; строгая периодичность выбросов тока с синхронных цепях приводит к появлению высшах гармоник частоты синхросигнала в спектере электромагнитной эмиссии, что отсутствует в асинхронных схемах. 175

.3 В синхронных схемах время задается извне, в то время как асинхронные самосинхронизирующиеся. Это подразумевает работу асинхронных схем в широком диапазоне напряжения питания (например от 1 до 3.3 В) с автоматической алдаптацией быстродействия. Это свойство, называемое автоподстройкой производительности, выражет элестичность асинхронных схем к изменениям напряжения питания. Это свойство так же может быть использовано для снижения потребляемой мощности автоподстройкой напряжения питания в зависимости от требуемой производительности [100]. Автоподстройка напряжения питания используется и в синхронных схемах, но при этом необходимы дополнительные мероприятия для подстройки тактовой частоты. 175

.13.4 Бесконтактные смарткарты 175

.1 Для увеличения времени жизни батареи в устройствах с батарейным питанием необходимо уменьшить среднюю потребляемую мощность. В джесконтактных устройствах кроме того необходимо минимизировать выбросы тока, поскольку они должны быть меньше опеределнного уровня в зависимоти от излучаемой мощности и емкости буферного конденсатора. 177

.2 В устройства с батарейным питанием потребляемая мощность примерно постоянна, в то время как в бесконтактных она зависит от времени транзакций и колебаний излучаемой и потребляемой мощности. 177

.13.5 Цифровая схема 178

▬ RSA преобразователь [119] для открытого ключа 178

▬ тройной DES преобразователь [96] для закрытого ключа; 178

.13.5.1 МК 80C51 178

.13.5.2 Модуль предвыборки 180

.13.5.3 DES сопроцессор 181

.13.6 Результаты 183

.13.7 Тестирование 184

.13.8 Модуль источника питания 185

.13.9 Выводы 185

.13.9.1 Благодарности 186

Chapter 14Асинхронный декодер VITERBI.* 187

.14.1 Введение 187

.14.2 Декодер Viterbi 187

.14.2.1 Сверточное кодирование 187

.14.2.2 Принцип декодирования 188

.14.3 Системные параметры 189

.14.4 Обзор системы 190

.14.5 Path Metric Unit (PMU) 191

.14.5.1 Node pair design in the PMU 191

.14.5.2 Показатели переходов 194

.14.5.3 Синхронизация временных интервалов 195

.14.5.4 Определение глобального победителя 196

.14.6 The History Unit (HU) 197

.14.6.1 Principle of operation 197

.14.6.2 History Unit backtrace example. 197

.14.6.3 History Unit implementation 199

.14.7 Results and design evaluation 201

.14.8 Conclusions 202

.14.8.1 Acknowledgement 202

.14.8.2 Further reading 202

Chapter 15Процессоры * 203

.15.1 Введение в процессоры семейства Amulet 203

.15.1.1 Amuletl (1994) 203

.15.1.2 Amulet2e (1996) 204

.15.1.3 Amulet3i (2000) 204

.15.2 Прочие асинхронные микропроцессоры 205

.15.3 Процессоры как примеры проектирования 207

.15.4 Методы реализации процессоров 207

.15.4.1 Конвейеризация процессоров 207

.15.4.2 Архитектуры асинхронных конвейеров 208

.15.4.3 Детерминизм и недетерминизм 209

.15.4.4 Зависимости 213

▬ Попытка получения R7 из слота 1, слота 0, слота 3, регистрового банка 216

▬ Получения R0 – из слота 2, регистрового банка. 217

.15.4.5 Исключения 220

.15.5 Memory - a case study 223

.15.5.1 Последовательный доступ 223

.15.5.2 Amulet3i RAM 224

.1 передаче (непоследовательной) данных требуется доступ к конкретному блоку RAM. 226

.2 Доступ блокируется, поскольку команда уже выбирается из данного блока памяти. 226

.3 выборка команды не может быть завершена, поскольку жекодер все еще занят. 226

.4 конвейер процессора полон и блокирован выборкой данных. 226

.5 Тупик! 226

.15.5.3 КЭШ 227

.15.6 Большие асинхронные системы 229

.15.6.1 Система на кристалле (SoC DRACO) 229

.15.6.2 Межсоединение 229

.15.6.3 Balsa и контроллер DMA 231

.15.6.4 Настройка временных задержек 231

.15.6.5 Заводские испытания 232

.15.7 Заключение 232

Эпилог 234

Справочная литература 236




  1. Введение

This book was compiled to address a perceived need for an introductory text on asynchronous design. There are several highly technical books on aspects of the subject, but no obvious starting point for a designer who wishes to become acquainted for the first time with asynchronous technology. We hope this book will serve as that starting point.

The reader is assumed to have some background in digital design. We assume that concepts such as logic gates, flip-flops and Boolean logic are familiar. Some of the latter sections also assume familiarity with the higher levels of digital design such as microprocessor architectures and systems-on-chip, but readers unfamiliar with these topics should still find the majority of the book accessible.

The intended audience for the book comprises the following groups:

  1. Industrial designers with a background in conventional (clocked) digital design who wish to gain an understanding of asynchronous design in order, for example, to establish whether or not it may be advantageous to use asynchronous techniques in their next design task.

  2. Students in Electronic and/or Computer Engineering who are taking a course that includes aspects of asynchronous design.

The book is structured in three parts. Part I is a tutorial in asynchronous design. It addresses the most important issue for the beginner, which is how to think about asynchronous systems. The first big hurdle to be cleared is that of mindset - asynchronous design requires a different mental approach from that normally employed in clocked design. Attempts to take an existing clocked system, strip out the clock and simply replace it with asynchronous handshakes are doomed to disappoint. Another hurdle is that of circuit design methodology - the existing body of literature presents an apparent plethora of disparate approaches. The aim of the tutorial is to get behind this and to present a single unified and coherent perspective which emphasizes the common ground. In this way the tutorial should enable the reader to begin to understand the characteristics of asynchronous systems in a way that will enable them to 'think outside the box' of conventional clocked design and to create radical new design solutions that fully exploit the potential of clockless systems.

Once the asynchronous design mindset has been mastered, the second hurdle is designer productivity. VLSI designers are used to working in a highly productive environment supported by powerful automatic tools. Asynchronous design lags in its tools environment, but things are improving. Part II of the book gives an introduction to Balsa, a high-level synthesis system for asynchronous circuits. It is written by Doug Edwards (who has managed the Balsa development at the University of Manchester since its inception) and Andrew Bardsley (who has written most of the software). Balsa is not the solution to all asynchronous design problems, but it is capable of synthesizing very complex systems (for example, the 32-channel DMA controller used on the DRACO chip described in Chapter 15) and it is a good way to develop an understanding of asynchronous design in the large'.

Knowing how to think about asynchronous design and having access to suitable tools leaves one question: what can be built in this way? In Part III we offer a number of examples of complex asynchronous systems as illustrations of the answer to this question. In each of these examples the designers have been asked to provide descriptions that will provide the reader with insights into the design process. The examples include a commercial smart card chip designed at Philips and a Viterbi decoder designed at the University of Manchester. Part III closes with a discussion of the issues that come up in the design of advanced asynchronous microprocessors, focusing on the Amulet processor series, again developed at the University of Manchester.

Although the book is a compilation of contributions from different authors, each of these has been specifically written with the goals of the book in mind — to provide answers to the sorts of questions that a newcomer to asynchronous design is likely to ask In order to keep the book accessible and to avoid it becoming an intimidating size, much valuable work has had to be omitted. Our objective in introducing you to asynchronous design is that you might become acquainted with it. If your relationship develops further, perhaps even into the full-blown affair that has smitten a few, included among whose number are the contributors to this book, you will, of course, want to know more. The book includes an extensive bibliography that will provide food enough for even the most insatiable of appetites.

  1. Благодарности

Много людей внесло значительный вклад в создание этой книги. В дополнение к написанию соотвествующих глав, многие авторы так же читали и комментировали проекты в других частях книги, что повысило качество материала в целом.

Редакторы так же очень благодарны Алану Вильямсу, Расселу Хабсону и Стиву Темплу, за их замечания и конструктивные предложения по улучшению материала.

Часть I данной книги использовалась как текст курса и ее качество и содержание улучшено благодаря обратной связи от студентов курса «49425 Design of Asynchronous Circuits» весны 2001 в Technical University of Denmark.

Все оставшиеся ошибки и упущения на совести редакторов.

Напимание этой книги инициировано как попытка распростарнения European Low-Power Initiative в Electronic System Design (ESD-LPD), и эта книга одна из серии книг, выпущеных в рамках данной инициативы. Материал данной книги выходит далеко за рамки проектов в кластере ESD-LPD, и авторы хотели бы выразить глубокую признательность за поддержку от рабочей группы по проектированию асинхронных схем, ACiD-WG, обеспечивших плодотворную работу по взаимодействию и обмену идеями. ACiD-WG была основана Европейской Комиссией в 1992 кек несколько программных инфраструктур: FP3 Basic Research (EF7225), FP4 Technologies for Components and Subsystems (EP21949) и FP5 Microelectronics (IST-1999-29119).


  1. Предисловие

Эта книга третья из серии, посвященной малопотребляющим асрхитектурам, методам и практическим проектам. Это результат большого европейского проекта начатого в 1997, цель которого ускорить дальнейшие разработки, а так же быстрое и ширококе использование в промышленности методов снижающих потребление в электронных системах.

Низкое потребление становится ключевым моментом при широком использовании портативных информационных и коммуникационных терминалов, где нужна маленькая батарея для длительной эксплуатации. Высокопроизводительная электроникапо мере увеличения рабочих частот увеличивает и рассеиваемую мощность на единицу площади кристалла, что создает проблемы охлаждения и устойчивости и ограничивает производительность.

European Union's Information Technologies Programs 'Esprit' запустила 'Pilot action for Low-Power Design', которая включает 19 R&D проектов и один координационный, с общим бюджетом 14 миллионов EURO. Это мероприятие известно как European Low-Power Initiative for Electronic System Design (ESD-LPD) и должна быть завершена в 2002 году. Ее цель разработать или продемонстрировать новые методы проектирования с пониженым энергопотреблением, в то время как координационный проект нужен, для того чтобы все разработки были задокументированы и опубликованы.

Инициатива включает проектирование малопотребляющих устройств на различных уровнях, включая системный и алгоритмический уровень, уровень набора команд процессоров, уровень заказных процессоров, RTL, вентильный уровень, схемный уровень и уровень размещения. Она покрывает управляемые данными, командами и асинхронную архитектуры. 10 pпроектов в основном имеют дело с цифровыми схемами, 7 с аналоговыми и смешаными и 2 с программными аспектами. Сфера примеренния телекоммуникации, медицинское оборудование и устройства электронной торговли.

Ниже приведен перечень основных целей этих 20 проектов, в порядке убывания их бюджета.

CRAFT CMOS Radio Frequency Circuit Design for Wireless Application

  1. Advanced CMOS RF circuit design including blocks such as LNA, down converter mixers & phase shifters, oscillators and frequency synthesizers, integrated filters delta sigma conversion, power amplifiers

  2. Development of novel models for active and passive devices as well as fine-tuning and validation based on first silicon prototypes

  3. Analysis and specification of sophisticated architectures to meet, in particular, low-power single-chip implementation

Pal’ RICA Power and Part Count Reduction Innovative Communication Architecture

  1. Feasibility assessment of DQIF, through physical design and characterization of the core blocks

  2. Low-power RF design techniques in standard CMOS digital processes

  3. RF design tools and framework; PAPRICA Design Kit

  4. Demonstration of a practical implementation of a specific application

MELOPAS Methodology for Low Power Asic design

  1. To develop a methodology to evaluate the power consumption of a complex ASIC early on in the design flow

  2. To develop a hardware/software co-simulation tool

  3. To quickly achieve a drastic reduction in the power consumption of electronic equipment

TARDIS Technical Coordination and Dissemination

  1. To organize the communication between design experiments and to exploit their potential synergy

  2. To guide the capturing of methods and experiences gained in the design experiments

  3. To organize and promote the wider dissemination and use of the gathered design know-how and experience

LUCS Low-Power Ultrasound Chip Set

  1. Design methodology on low-power ADC, memory and circuit design

  2. Prototype demonstration of a hand-held medical ultrasound scanner

ALPINS Analog Low-Power Design for Communications Systems

  1. Low-voltage voice band smoothing filters and analog-to-digital and digital-to-analog converters for an analog front-end circuit for a DECT system

  2. High linear transconductor-capacitor (gm-C) filter for GSM Analog Interface Circuit operating at supply voltages as low as 2.5 V

  3. Formal verification tools, which will be implemented in the industrial partner's design environment. These tools support the complete design process from system level down to transistor level

SALOMON System-level analog-digital trade-off analysis for low power

  1. A general top-down design flow for mixed-signal telecom ASICs.

  2. High-level models of analog and digital blocks and power estimators for these blocks

  3. A prototype implementation of the design flow with particular software tools to demonstrate the general design flow

DESCALE Design Experiment on a Smart Card Application for Low Energy

  1. The application of highly innovative handshake technology

  2. Aiming at some 3 to 5 times less power and some 10 times smaller peak currents compared to synchronously operated solutions

SUPREGE A low-power SLPerREGEnerative transceiver for wireless data transmission at short distances

  1. Design trade-offs and optimisation of the micro power receiver/transmitter as a function of various parameters (power consumption, area, bandwidth, sensitivity, etc)

  2. Modulation/demodulation and interface with data, transmission systems

  3. Realisation of the integrated micro power receiver/transmitter based on the super-regeneration principle

PREST Power REduction for System Technologies

  1. Survey of contemporary Low-Power Design techniques and commercial power analysis software tools

  2. Investigation of architectural and algorithmic design techniques with a power consumption comparison

  3. Investigation of Asynchronous design techniques and Arithmetic styles

  4. Set-up and assessment of a low-power design flow

  5. Fabrication and characterisation of a Viterbi demonstrator to assess the most promising power reduction techniques

DAELP Low-Power Exploration for Mapping DAB Applications to Multi-Processors

  1. A DAB channel decoder architecture with reduced power consumption

  2. Refined and extended ATOMIUM methodology and supporting tools

COSAFE Low-Power Hardware-Software Co-Design for Safety-Critical Applications

  1. The development of strategies for power-efficient assignment of safety critical mechanisms to hardware or software

  2. The design and implementation of a low-power, safety-critical ASIP, which realises the control unit of a portable infusion pump system

ACIED Asynchronous Low-Power Methodology and Implementation of an Encryption/Decryption System

  1. Implementation of the IDEA encryption/decryption method with drastically reduced power consumption

  2. Advanced low-power design how with emphasis on algorithm and architecture optimizations

  3. Industrial demonstration of the asynchronous design methodology based on commercial tools

LPGD A Low-Power Design Methodology/Flow and its Application to the Implementation of a DCS1800-OSM/DECT Modulator/Demodulator

  1. To complete the development of atop-down, low-power design methodology/flow for DSP applications

  2. To demonstrate the methods on the example of an integrated GFSK/GMSK Modulator-Demodulator (MODEM) for DCSIBOO-GSM/DECT applications

SOFLOPO Low-Power Software Development for Embedded Applications

  1. Develop techniques and guidelines for mapping a specific algorithm code onto appropriate instruction subsets

  2. Integrate these techniques into software for the power-conscious ARM-RISC and

  3. DSP code optimization

I-MODE Low-Power RF to Base Band Interface for Multi-Mode Portable Phone

  1. To raise the level of integration in. a DECT/DCS1800 transceiver, by implementing the necessary analog base band low-pass filters and data converters in CMOS technology using low-power techniques.

COOL-LOG OS Power Reduction through the Use of Local don't Care Conditions and Global

  1. Gate Resizing Techniques: An Experimental Evaluation.

  2. To apply the developed low-power design techniques to an existing 24-bit DSP, which is already fabricated

  3. To assess the merit of the new techniques using experimental silicon through comparisons of the projected power reduction (in simulation) and actually measured reduction of new DSP; assessment of the commercial impact

LOVO Low Output Voltage DC/DC converters for low-power applications

  1. Development of technical solutions for the power supplies of advanced low-power systems

  2. New methods for synchronous rectification for very low output voltage power converters

PCBIT Low-Power lSDN Interface for Portable PC's

  1. Design of a PC-Card board that implements the PCBIT interface

  2. Integrate levels 1 and 2 of the communication protocol in a single ASIC

  3. Incorporate power management techniques in the ASIC design:

  4. system level: shutdown of idle modules in the circuit

  5. gate level; precomputation, gated-clock FSMs

COLOPODS Design of a Cochlear Hearing Aid Low-Power DSP System

  1. Selection of a future oriented low-power technology enabling future power reduction through integration of analog modules

  2. Design of a speech processor IC yielding a power reduction of 90% compared to the 3.3 Volt implementation

  3. The low power design projects have achieved the following results:

  4. Projects (hat have designed prototype chips can demonstrate power reductions of 10 to 30 percent.

  5. New low-power design libraries have been developed.

  6. New proven low-power RF architectures are now available.

  7. New smaller and lighter mobile equipment has been developed.

Instead of running a number of Esprit projects at the same time independently of each other, during this pilot action the projects have collaborated strongly. This is achieved mostly by the novel feature of this action, which is the presence and role of the coordinator. DIMES - the Delft Institute of Microelectronics and Submicron-technology, located in Delft, the Netherlands (http://www.dimes.tudelft.nl). The task of the coordinator is to co-ordinate, facilitate, and organize:

  1. the information exchange between projects;

  2. the systematic documentation of methods and experiences;

  3. the publication and the wider dissemination to the public.

The most important achievements, credited to the presence of the coordinator are:

  1. New personnel contacts have been made, and as a consequence the resulting synergy between partners resulted in belter and faster developments.

  2. The organization of low-power design workshops, special sessions at conferences, and a low-power design web site: http://www.Gsdlpd.dimes.tudelft.nl. At this site all of the public reports from the projects can be found, as can all kinds of information about the initiative itself.

  3. The design methodology, design methods and/or design experience are disclosed, are well-documented and available.

Based on the work of the projects, and in cooperation with the projects, the publication of a low-power design book series is planned. Written by members of the projecrs, this series of books on low-power design will disseminate novel design methodologies and design experiences that were obtained during the run-time of the European Low Power Initiative for Electronic System Design, to the general public.

In conclusion, the major contribution of this project cluster is, in addition to the technical achievements already mentioned, the acceleration of the introduction of novel knowledge on low-power design methods into mainstream development processes.

We would like to thank all project partners from all of the different companies and organizations who make the Low-Power Initiative a success.

Rene van Leuken, Reinder Nouta, Alexander de Graaf, Delft, June 2001


    1. Проектирование асинхронных схем – вводное руководство

Автор: Jens Sparso

Technical University of Denmark

jsp@imm.dtu.dk

Краткий обзор:

Asynchronous circuits have characteristics that differ significantly from those of synchronous circuits and, as will be clear from some of the later chapters in this book, it is possible exploit these characteristics to design circuits with very interesting performance parameters in terms of their power, performance, electromagnetic emissions (EMI), etc.

Asynchronous design is not yet a well-established and widely-used design methodology. There are textbooks that provide comprehensive coverage of the underlying theories, but the field has not yet matured to a point where there is an established curriculum and university tradition for teaching courses on asynchronous circuit design to electrical engineering and computer engineering students. As this author sees the situation there is a gap between understanding the fundamentals and being able to design useful circuits of some complexity. The aim of Part I of (his book is to provide a tutorial on asynchronous circuit design that fills this gap.

More specifically the aims are: (1) to introduce readers with background in synchronous digital circuit design to the fundamentals of asynchronous circuit design such that they are able to read and understand the literature, and (2) to provide readers with an understanding of the «nature» of asynchronous circuits such that they are to design non-trivial circuits with interesting performance parameters.

The material is based on experience from the design of several asynchronous chips, and it has evolved over the last decade from tutorials given at a number of European conferences and from a number of special topics courses taught at the Technical University of Denmark and elsewhere. In May 1999 I gave a one-week intensive course at Delft University of Technology and it was when preparing for this course I felt that the material was shaping up, and I set out to write the following text. Most of the material has recently been used and debugged in a course at the Technical University of Denmark in the spring 2001. Supplemented by a few journal articles and a small design project, the text may be used for a one semester course on asynchronous design.

  1   2   3   4   5   6   7   8   9   ...   64

Добавить документ в свой блог или на сайт

Похожие:

Principles of Asynchronous Circuit Design iconСистема автоматизации проектных работ, или система автоматизированного...
Система автоматизации проектных работ, или система автоматизированного проектирования, сапр (cad, Computer-Aided Design) — программный...

Principles of Asynchronous Circuit Design iconВ. А. Геодакян Россия, Москва, Институт проблем экологии и эволюции им. А. Н. Северцова, ран
«asynchronous» theories are needed. This article suggests a theory, which gives interpretations and predictions

Литература


При копировании материала укажите ссылку © 2015
контакты
literature-edu.ru
Поиск на сайте

Главная страница  Литература  Доклады  Рефераты  Курсовая работа  Лекции