Режимы и временные диаграммы работы системы.
В зависимости от сигнала на управляющей линии МП может работать в минимальной или максимальной конфигурации (режиме). Соответственно меняется интерпретация восьми внешних команд.
В минимальной конфигурации, рассчитанной на простые системы (см. рисунок), МП сам вырабатывает управляющий сигналы для системы (памяти и УВВ). В максимальной конфигурации, рассчитанной на большие системы, МП - вырабатывает сигналы только для специализированной БИС контроллера шины К1810ВГ88, которая в свою очередь управляет системой.
Мультиплексируемая магистраль адреса-данных МП позволяет существенно сократить необходимое число выводов МП, но также требует специальных схемотехнических решений, позволяющих фиксировать информацию, присутствующую на магистрали в определенное время. МП БИС в течение цикла записи или чтения последовательно формирует сначала сигналы адреса А0..А19, сопровождающиеся сигналом ALE, затем сигналы данных D0..D15 и состояния S0..S7. Поэтому адрес необходимо фиксировать в регистрах-защелках (например, K580ИР12).
Сигнал показывает, что старшие разряды данных используются, в противном случае байт передается только по разрядам AD7-AD0.
Сигнал на выходе определяет направление передачи информации по шинному формирователю (ШФ) шины данных. Сигнал DEN стробирует выдачу данных на ШД. Выводы регистра-защелки и ШФ могут быть переведены в высокоимпендансное состояние.
В максимальном режиме вывод заземлен. Для сокращения необходимых выводов сигналы управления и состояния кодируются тремя битами S2-S0. Сигналы состояния S2-S0 преобразуются в сигналы управления в контроллере магистрали К1810ВТ88.
В максимальном режиме система может быть многопроцессорной. В этом случае сопроцессоры (арифметический сопроцессор КМ1810ВМ87, процессор ввода-вывода КМ1810ВМ89) взаимодействуют с центральным процессором через выводы RQ/GT и RQ/GT.B качестве управляющей компоненты может также выступать и КПДП. Тогда сигналы hOLD и HLDA должны быть трансформированы в сигналы RQ/GT0 или RQ/GT1. Выход CLK контроллера позволяет синхронизировать действия контроллера магистрали и МП.
Сигналы AEN, IOB и CEN предназначены для мультипроцессорных систем. На рисунке контроллер включен в однопроцессорном варианте.
Смысл выходного сигнала зависит от режима, определяемого на выходе . Если IOB=0, то выдается сигнал МСЕ - его возможно использовать как сигнал разрешения ведущего контроллера прерываний; если IOB=1, выдается сигнал разрешения периферийных данных , используемый в мультипроцессорных конфигурациях; INTA аналогичен сигналу INTA МП К580; - сигнал чтения УВВ; сигнал записи в УВВ; - сигнал чтения памяти; - сигнал записи в память; - сигнал опережающей записи в УВВ; - сигнал опережающей записи в память. При опережающей записи управляющие сигналы записи выдаются на один импульс синхронизации раньше.
Временные диаграммы циклов чтения и записи в минимальном режиме показаны на рисунках. В цикле чтения выдается сигнал чтения , а также сигналы управления направлением обмена и разрешения передачи данных .
Продолжительность цикла системной магистрали состоит из четырех тактов, которые могут дополняться неопределенным числом тактов ожидания TW.
Такты ожидания вводятся между тактами ТЗ и Т4, когда ВУ не устанавливает сигнал готовности (RDY=0 ). По положительному перепаду тактовой частоты CLK в такте ТЗ определяется уровень сигнала READY. Если к этому моменту READY=0, он вводит между тактами ТЗ и Т4 такты ожидания TW.
Когда МП готов инициировать цикл магистрали, в такте Т1 он выдает сигнал ALE. До его отрицательного перепада устанавливаются сигналы адреса А19..A16, , , DEN, . По отрицательному перепаду сигнала ALE регистры фиксируют адрес.
В такте Т2 адрес снимается и на линии A16/S3..A19/S6 и выдаются сигналы состояния S3..S7. B цикле чтения первым переходит в нулевое состояние сигнал , по которому определяется направление передачи информации для буферных микросхем (если они есть). Затем активируется сигнал чтения RD=0, далее DEN, после чего информация появляется на входах данных МП, откуда она считывается.
В цикле записи МП выдает в такте Т2 сигнал и данные D15..D0, a в такте ТЗ сигнал и данные снимаются. В любой операции сигнал DEN снимается в такте ТЗ для запрещения буферов.
|