Министерство общего и профессионального образования
Российской Федерации
Тульский Государственный Университет
Пояснительная записка
к курсовому проекту по дисциплине «Схемотехника ЭВМ»
Проектирование препроцессора
Автор работы: студ. гр.220273 Натис А.С..
Специальность: 220100
Обозначение КП: К2.003.121
Руководитель работы: Венцлавович Ю.Р.
Работа защищена:__________оценка__________
Члены комиссии:___________________________
___________________________
___________________________
Тула 2000
СОДЕРЖАНИЕ.
ВВЕДЕНИЕ___________________________________________
|
3
|
1.ЦЕЛЬ И ПОСТАНОВКА ЗАДАЧИ______________________
|
4
|
2.АНАЛИЗ АЛГОРИТМА ВЫПОЛНЕНИЯ ОПЕРАЦИЙ_____
|
5
|
3.ВЫБОР ВАРИАНТА ФУНКЦИОНАЛЬНОЙ СХЕМЫ_____
|
7
|
3.1.Вариант 1 с применением микросхем ТТЛ (ТТЛШ)_______
|
7
|
3.2.Вариант 2 с применением микросхем ТТЛ (ТТЛШ)_______
|
9
|
3.3.Вариант с применением микросхем ЭСЛ_______________
|
11
|
4.СИНТЕЗ ФУНКЦИОНАЛЬНЫХ ЭЛЕМЕНТОВ___________
|
12
|
5.СИНТЕЗ БЛОКА МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ
|
14
|
6.СОСТАВ ФУНКЦИОНАЛЬНЫХ ЭЛЕМЕНТОВ___________
|
17
|
ЗАКЛЮЧЕНИЕ_________________________________________
|
20
|
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ_______________
|
21
|
ПРИЛОЖЕНИЕ 1
|
|
ПРИЛОЖЕНИЕ 2
|
|
ПРИЛОЖЕНИЕ 3
|
|
ПРИЛОЖЕНИЕ 4
|
|
ВВЕДЕНИЕ.
Курсовой проект выполнен в целях закрепления теоретических знаний, полученных во время изучения курса «Схемотехника ЭВМ», а также для получения навыков самостоятельной разработки цифровых устройств.
В курсовом проекте рассмотрено построение функциональной схемы операционного блока, проводится расчет характеристик и параметров узлов ЭВМ, построение функциональной электрической и принципиальной схем операционного блока в заданной системе исполнения интегральных схем, приобретаются навыки работы с нормативно- справочной литературой.
1.ЦЕЛЬ И ПОСТАНОВКА ЗАДАЧИ.
Целью курсового проектирования является разработка препроцессора, осуществляющего в реальном времени в режиме накопления нахождения минимального значения потока входных данных:
y=max{xi,i=1,2,…,N},
где i- текущий отсчет,
N-размер обрабатываемого массива.
Исходные данные для проектирования:
Параметры
|
Заданное значение
|
Размер выборки N
|
32
|
Форма представления чисел
|
С фиксированной запятой
|
Связь препроцессора с другими устройствами
|
Системная шина
Multibus(И-41)
|
Формат входных/выходных данных
|
32
|
Внутренний формат данных
|
32
|
Частота поступления входных отчетов данных
|
fд=3,75 МГц
(tд=266,7 нс)
|
Допустимое время задержки выходного потока данных относительно входного
|
Tзд=1,6 мкс
|
Потребляемая мощность
|
Рдоп=250 Вт
|
Требуемая надежность
|
Р(10000)>=0,85
|
Группа эксплуатации
|
7
|
Типоразмер плат
|
233,4*160
|
Тип разъема
|
СНП 34-90
|
2.АНАЛИЗ АЛГОРИТМА ВЫПОЛНЕНИЯ ОПЕРАЦИЙ.
Анализируя исходные данные, можно сделать следующие выводы:
Так как все операции производятся только с текущим входным значением xi, то нет необходимости вводить в аппаратную реализацию препроцессора очередь, представляющую собой буферное запоминающее устройство на 32 элемента.
Полезная площадь для размещения микросхем:
Sп=203,4*140=2847мм2.
Требования по условиям эксплуатации заставляют использовать микросхемы, предназначенные для устройств специального назначения (отсутствует первый символ «К» в обозначении микросхемы), использовать конструкции повышенной жесткости.
Алгоритм реализации заданной функции приведен на рис. 2.1. для реализации алгоритма необходимо выполнение микроопераций сравнения 32-х разрядных чисел без знака.
Описание алгоритма:
Во временный регистр записывается самый первый элемент входной последовательности, потом, по мере поступления всех остальных входных данных происходит сравнение содержимого временного регистра с новым пришедшим значением. Если данные в регистре меньше, то в регистр заносится новое значение. Таким образом, временный регистр всегда будет содержать максимум числовой последовательности. Счетчик CTR подсчитывает число пришедших данных и после прихода 32-го значения результат выдается на выходную шину данных.
Весь этот процесс повторяется до тех пор, пока не будет подан сигнал STOP, который прекращает работу препроцессора.
Рис. 2.1. Алгоритм вычисления заданной функции
3. ВЫБОР ВАРИАНТА ФУНКЦИОНАЛЬНОЙ СХЕМЫ.
Препроцессор можно построить с использованием различных вариантов элементной базы. Наша цель – выбрать оптимальный. (как по быстродействию, так и по аппаратным затратам). Начнем выбор элементной базы препроцессора с широко распространенного типа микросхем – ТТЛ (ТТЛШ) [1,2].
3.1.ВАРИАНТ 1 С ПРИМЕНЕНИЕМ МИКРОСХЕМ ТТЛ (ТТЛШ).
В качестве буферных входных и выходных регистров возьмем регистры КР1533ИР27, которые имеют следующие характеристики:
-
Рабочая частота не более 50 МГц;
-
Длительность высокого и низкого уровня синхроимпульса не менее 10 нс;
-
Время опережения установки данных до импульса синхронизации – 10 нс;
Исходя из этого выберем частоту синхроимпульсов равную 40 МГц (Т=25 нс), а длительность высокого и низкого уровней Т/2=12.5 нс.
Компаратор выполнен путем наращивания разрядности на основе 4-х разрядных микросхем сравнения КР1533СП1 (рис.4.1).
Времена задержек основных элементов препроцессора приведены в таблице 3.1 .
Функциональный элемент
|
МС
|
tзд,нс
|
Комментарий
|
Входной буфер
(регистр)
|
КР1533ИР37
|
14
|
|
Компаратор
|
КР1533СП1
|
40*3=120
|
3 послед. Каскада
|
Регистр
|
КР1533ИР27
|
11
|
|
Выходной буфер (регистр)
|
КР1533ИР37
|
14
|
|
Общее время задержки
|
|
159 НС
|
|
Таблица 3.1. Времена задержек функциональных элементов препроцессора.
По данным приведенной таблицы и рисунку алгоритма рассчитаем количество тактов синхронизации, требуемых препроцессору, для выдачи верного результата. Все расчеты сведем в таблицу 3.2.
Yi
|
Содержание
|
Элемент
|
Такты
|
Управляющий сигнал / комментарий
|
Y1
|
RGX:=DBI
CTR:=CTR+1
|
X
CTR
|
1
|
C1 / прием данных с входной шины, подсчет числа входных данных
|
Y2
|
RGMAX:=RGX
|
CMP
MAX
|
2,3,4
5,6,7
|
C2/если RGX>RGMAX
|
Y3
|
RGY:=RGMAX
|
Y
|
8,9
10,11
|
C3/если CTR=32,выдача max на входную шину
|
Табл.3.2. Таблица микроопераций.
Как следует из данных таблицы, время вычисления результата, т.е. период выдачи, занимает 11 тактов синхронизации, что совпадает с периодом поступления данных, поэтому делается вывод, что данный вариант является вполне приемлемым.
Функциональная схема операционной части препроцессора представлена на рис. 2.2, а временная диаграмма процесса вычисления заданной функции препроцессором представлена в приложении 1.
Для устойчивости работы операционного блока необходимо, чтобы частота выходных данных соответствовала каждым 32-м входным данным, т.е. результат должен выдаваться через tзд=32*(1/3.75)=8.512 мкс. Учитывая быстродействие, с которым должен работать операционный блок и проанализировав времена задержек серии ТТЛ(ТТЛШ) делаем вывод, что использование ТТЛ (ТТЛШ) вполне приемлемо при данных условиях быстродействия, следовательно за элементную базу берем микросхемы типа ТТЛ (ТТЛШ).
Частоту CLK выбираем из условия, что период CLK должен быть не меньше времени записи в регистр:
TRG=15 нс; тогда TCLK 15 нс, т.е. fCLK =40МГц.
Рис. 2.2. Функциональная схема операционной части препроцессора.
3.2. ВАРИАНТ 2 С ПРИМЕНЕНИЕМ МИКРОСХЕМ ТТЛ (ТТЛШ).
В первом рассмотренном варианте препроцессора, схема сравнения 32-х разрядных чисел строится на 4-х разрядных компараторах. Рассмотрим еще один вариант, с использованием многофункциональных АЛУ (например, 4-х разрядный КР1533ИП3).
Для синтеза 32-х разрядного компаратора на АЛУ потребуется 8 микросхем АЛУ (в случае их последовательного соединения, что значительно скажется на времени вычисления: 8*tЗДАLU), которые используются совместно с ИП3 для ускорения выполнения операций. Но это на 3 микросхемы больше чем в первом варианте.
Из- за своей универсальности и способности выполнить огромное количество операций микросхема АЛУ имеет значительные размеры, меньшую отказоустойчивость и потребляет значительно больше мощности, чем простые схемы сравнения.
К тому же на управляющие входы арифметико - логического устройства нужно подавать фиксированный код выбора микрооперации (5 статических сигналов).
На основании всего вышеперечисленного можно сделать вывод о том, что этот вариант значительно уступает предыдущему по занимаемой площади, отказоустойчивости и потребляемой мощности.
3.3. ВАРИАНТ С ПРИМЕНЕНИЕМ МИКРОСХЕМ ЭСЛ.
Микросхемы типа ЭСЛ достаточно быстродействующие, но имеют ряд недостатков:
-
логические уровни не соответствуют уровням ТТЛ, и для согласования с магистралью MultiBus требуется применять специальные входные и выходные преобразователи уровней ТТЛ- ЭСЛ и ЭСЛ- ТТЛ;
-
из- за огромного быстродействия и частоты требуется специальным образом согласовать линии связи, так как в них могут возникать искажения сигналов.
4.СИНТЕЗ ФУНКЦИОНАЛЬНЫХ ЭЛЕМЕНТОВ.
Функциональные элементы схемы реализуются следующим образом: с целью уменьшения потребляемой мощности и количества микросхем для реализации 32-х разрядной схемы сравнения чисел вместо многофункциональных АЛУ, используем специальные микросхемы сравнения 4-х разрядных чисел с возможностью расширения разрядности (Рис.4.1). Всего требуется 8 корпусов 238.16-1.
32-х разрядные буферные регистры операционной части препроцессора реализованы на микросхемах 8- разрядных регистров КР1533ИР37 (корпус 2140.20-8). Применение выхода с тремя состояниями и увеличенная нагрузочная способность обеспечивает возможность работы непосредственно на магистраль без дополнительных схем интерфейса.
32-х разрядный регистр для хранения промежуточного значения результата реализован на микросхемах 8-и разрядных регистров КР1533ИР27 (корпус 2140.20-8).
Рис. 4.1. Схема сравнения 32-х разрядных чисел
5. СИНТЕЗ БЛОКА МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ.
Блок управления строится в виде управляющего автомата, выдающего управляющие сигналы:
-
С1- для записи во входной буферный регистр и подсчета данных;
-
С2- для записи во временной регистр;
-
С3- для записи в выходной буферный регистр.
Для построения управляющего автомата строим временную диаграмму управляющих сигналов (рис.5.1).
Рис. 5.1. Временная диаграмма работы управляющего автомата.
Управляющий автомат (рис.5.2) состоит из синхронного двоичного 4-х разрядного счетчика 1533ИД5, который имеет два информационных входа D0- для счета тактов синхронизации и D1-для внешней связи выхода счетчика- делителя на два со входом трехразрядного счетчика и 4- входового дешифратора 1533 ИД3. Дешифратор служит для выбора сигнала управления в нужный
момент времени. Для подсчета числа принятых данных используется счетчик, построенный на двух 4-разрядных 1533ИЕ5, и после прихода 32-го элемента на выходную шину данных выдается результат вычислений.
Управляющие сигналы с выхода дешифратора подаются на операционную часть препроцессора через инверторы КР1533ЛАЗ(201.14-1). В качестве запоминающего элемента для выделения из последовательности чисел самого первого значения Х используется синхронный D-триггер с дополняющими выходами (прямой и инверсный выход) 1533ТМ2(201.14-1).
Рис.5.2. Управляющий автомат.
D-триггер устанавливается в "1" при инициализации препроцессора по сигналу START (RЕSЕТ). Этот триггер через логический элемент И-НЕ вырабатывает вместе с дешифратором сигнал записи данных во временный регистр (сигнал С2). Таким образом реализуется запоминание самого первого элемента последовательности входных данных. После чего триггер сбрасывается в ноль и далее не влияет на сигнал записи данных.
Граф переходов управляющего автомата приведен на рис. 5.3.
где А- текущее значение максимума
В – текущее значение регистра Х
Рис. 5.3. Граф переходов управляющего автомата.
6. СОСТАВ ФУНКЦИОНАЛЬНЫХ ЭЛЕМЕНТОВ.
В результате выполнения предыдущих этапов составляем таблицу состава функциональных элементов:
Функц.
|
Тип МС
|
Тип
|
tзд,
н
|
Кол-во
|
Посадочное место
|
Потреб.
|
Элементы
|
|
корпуса
|
нс
|
корпусов
|
Размеры,
мм
|
Общая S,мм
|
мощн.,
ВТ
|
RG1,RG3
|
КР1533ИР3777
|
2140.20-8
|
32
|
8
|
7.5*27
|
405
|
1.08
|
RG2
|
КР1533ИР27
|
2140.20-8
|
15
|
4
|
7.5*27
|
202.5
|
0.63
|
CMP
|
КР1533СП1
|
238.16-1
|
20
|
8
|
7.5*21.5
|
1290
|
4.84
|
CTRCLK
|
1533ИЕ5
|
201.14-1
|
70
|
1
|
7.5*19.5
|
146.25
|
0.71
|
CTRDAT
|
1533ИЕ5
|
201.14-1
|
70
|
2
|
7.5*19.5
|
292.5
|
1.42
|
DC
|
1533ИД3
|
2142.24-2
|
36
|
1
|
7.5*22
|
165
|
0.82
|
Отдельн.
Логика
3И-НЕ*3
|
1533ЛА4
|
201.14-1
|
11
|
1
|
7.5*19.5
|
146.25
|
0.16
|
D-триггер
|
1533ТМ2
|
201.14-1
|
15
|
1
|
7.5*19.5
|
146.25
|
0.22
|
Всего
|
|
|
26
|
|
4616.25
|
9.88
|
Анализ таблицы позволяет сделать вывод о необходимом количестве ТЭЗов:
Отсюда видно, что конструктивно препроцессор при заданном размере плат может быть выполнен на одном ТЭЗ. Кроме микросхем ТЭЗ включает вилку разъема заданного типа (СНП34-90), фильтрующие конденсаторы: 2 электролитических и 5 (на 1 микросхему - 5 штук) керамических КМ-51-Н90-0.05, устанавливаемые на плате в непосредственной близости от микросхем. Для подачи "1" устанавливаются резисторы между питанием и землей.
Приняв для микросхем и ра зъема =1*10-7
P(10 000)=exp(-(26+1)*10-7*10-4)=0.973
Проверку правильности разработанного ТЭЗ (верификацию схемы) можно выполнить с помощью ППП САПР Р-САВ . Для этого необходимо задать тестовые воздействия на входы модели схемы ТЭЗ, получить временные диаграммы результирующих сигналов в задаваемых контрольных точках и выявить неопределенные состояния определяющие режимы сбоев, которые устраняются путем введения избыточных дополнительных элементов. Тем самым корректируется принципиальная схема ТЭЗ. Затем определяются проверочный и диагностический тесты .
По полученным временным диаграммам и по отлаженной принципиальной схеме определяется: время задержки выходного потока данных относительно входного Тэд275 нс (11 тактов синхронизации).
При разработке конструкции решается задача размещения микросхем, предусматриваются меры защиты от воздействия климатических и механических факторов, соответствующих группе 7, и ремонтоспособность.
Группа эксплуатации 7 - это портативные устройства, предназначенные для длительной переноски людьми на открытом воздухе или в неотапливаемых подземных и наземных сооружениях, работающие и неработающие на ходу. В силу чего при конструировании необходимо использовать конструкции повышенной прочности для защиты от вибраций и ударов, микросхемы должны быть в керамическом корпусе (в обозначении микросхемы отсутствует первый символ "К"). Тепловой режим обеспечивается средствами теплоизоляции корпуса и принудительным охлаждением с помощью специальных вентиляторов. В целях защиты элементов и печатной платы от влаги ТЭЗ покрывается лаком ПФЛ-86.
Размещение микроcхем производится с помощью таблицы связей. На плате устанавливается вилка разъема СНП34-90. С другой стороны платы устанавливается лицевая планка. В периферийной зоне платы рядом с лицевой планкой размещаются контрольные гнезда.
Ремонтоспособность обеспечивается:
-
наличием контрольных точек для подсоединения измерительной аппаратуры при настройке и контроле за работой препроцессора;
-
разработкой САПРом диагностического и проверяющего теста.
ЗАКЛЮЧЕНИЕ.
В результате выполнения курсового проекта была спроектирована схема препроцессора выполняющего заданную функцию. Был выбран оптимальный вариант схемы. Оценены ее параметры и построена временная диаграмма. Также были получены навыки оформления технической документации.
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ.
1. Логические ИС КР1533, КР1554. Справочник. 1 и 2 части, И.И. Петровский.
2. Справочник разработчика и конструктора РЭА. Элементная база. Книга 2, Масленников М.Ю.
3. "Применение интегральных микросхем в электронной вычислительной технике" Б. Н. Файзулаев, Б. В. Тарабарин.
4. Справочник по интегральным микросхемам. Под ред. Б.В. Тарабарина.
5. ГОСТ 2.004-88 ЕСКД. Общие требования к выполнению конструкторских и технологических документов на печатающих и графических устройствах вывода ЭВМ.
6. ГОСТ 2.743-91 ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники.
7. ГОСТ 2.708-81 ЕСКД. Правила выполнения электрических схем цифровой электрической техники.
8. ГОСТ 2.755-87 ЕСКД. Обозначения условные графические в схемах. Устройства коммутационные и соединения контактные .
9. ГОСТ 2.702-76 ЕСКД. Правила выполнения электрических схем.
10. Матикашвили Т. И. Оформление документов по программированию и цифровой электронике. -Тула; ТГТУ, 1994.- 44 с.
11. Усатенко С.Т., Каленюк Т.К., Терехова М.В. Выполнение электрических схем по ЕСКД - М.: Изд-во стандартов ,1989. - 325с.
|
