3.7.Демонстрация работы имитационной модели
Для примера демонстрации работы иммитационной модели возьмем задачу сложения двух массивов, а результат сложения поместим в третий.
Для этого сначала исходные массивы заполняются данными, а затем они складываются и заносятся в третий массив. Код программы представлен на рис. 3.7.
Рис. 3.. Код программы сложения двух массивов
Состояние ПВС в момент заполнения исходных массивов данными показано на рис. 3.8.
Рис. 3.. Состояние ПВС при заполнении массивов данными
Результаты выполнения программы на одном вычислителе показан на рис. 3.9.
Рис. 3.. Выполнение программы на 1 вычислителе
Приведенная задача выполнялась на разном количестве вычислителей. Результаты представлены на рис. 3.10.
Рис. 3.10. Время выполнения программы на 1, 2, 4 и 8 вычислителях
По результатам видно, что значительное уменьшение времени выполнения задачи, дает увеличение количества вычислителей от 1 до 4, в то время как увеличение количества вычислителей с 4х до 8ми не дает никакого результата.
Рассмотрим решение аналогичной задачи для массивов размерностью 1х20. Результаты представлены на рис. 3.11.
Рис. 3.11. Результаты решения задачи на 1, 2, 4 и 8 вычислителях
В таком случае увеличение количества вычислителей с 4х до 8ми уменьшает время решения задачи на 7%.
Рассмотрим решение задачи умножения двух матриц размерностью 3х3 и 3х4. Результаты представлены на рис. 3.12.
Рис. 3.12. Результаты решения задачи умножения матриц на 1, 2, 4 и 8 вычислителях
Увеличение объема обрабатываемых данных влияет на время выполнения задачи в зависимости от количества вычислителей.
Результаты сложения двух массивов размерностью 1х200 представлены на рис. 3.13.
Рис. 3.13. Результаты решения задачи сложения массивов на 1, 2, 4 и 8 вычислителях
Результаты решения задачи умножения двух матриц размерностью 6х6 и 6х8 представлены на рис. 3.14.
Рис. 3.14. Результаты решения задачи умножения матриц на 1, 2, 4 и 8 вычислителях
3.8.Выводы
На основе описанной архитектуры, ее элементов и алгоритмов работы разработана имитационная модель, которая обладает следующими возможностями:
-
Написание программ на низкоуровневом языке программирования и запуск ее на исполнение
-
Проверка синтаксиса написанной программы
-
Встроенная справочная система по командам ПВС
-
Модуль визуализации работы ПВС, позволяющий наблюдать за состоянием элементов ПВС в покомандном режиме
-
Задание и изменение настроек ПВС: количество вычислителей, размер буферов вычислителей, количество модулей ОПД, размер модуля ОПД, размер таблицы соответствия, время выполнения команд
-
Возможность расширения набора команд.
Продемонстрирована работа имитационной модели на задаче сложения двух массивов.
Разработанная модель может быть использована для оценки характеристик предлагаемой архитектуры при различных параметрах (количество вычислителей, регистров и т.д.). Модель может быть использована в учебном процессе для изучения функционирования систем с архитектурой data flow, а так же для отладки реальных программ.
Заключение
В выпускной квалификационной работе проведен анализ способов и средств организации параллельных архитектур вычислительных систем. Общим принципом построения таких систем является модель вычислений, основанная на потоке управления.
В качестве альтернативы традиционному подходу проанализированы основные способы организации потоковой обработки информации:
-
Способ, основанный на «чистом потоке данных»
-
Способ, основанный на использовании принципов последовательной обработки информации
Для исследований возможности использования альтернативного подхода в разработке параллельных архитектур были описаны основные элементы предлагаемой потоковой вычислительной системы, алгоритмы их функционирования и взаимодействия:
-
Выполнение и обработка команд процессором коммутации
-
Алгоритмы формирования физических адресов вычислителей
-
Управление доступом к памяти процессором памяти
-
Организация информационного взаимодействия устройств ВС
Детальное рассмотрение архитектуры и ее устройства позволило разработать имитационную модель, основанную не на абстрактной архитектуре, а на определенной, с соответствующими элементами ВС и алгоритмами их работы и взаимодействия.
На основе описанной архитектуры, ее элементов и алгоритмов работы разработана имитационная модель, обладающая следующими возможностями:
-
Написание программ на низкоуровневом языке программирования и запуск ее на исполнение
-
Проверка синтаксиса написанной программы
-
Встроенная справочная система по командам ПВС
-
Модуль визуализации работы ПВС, позволяющий наблюдать за состоянием элементов ПВС в покомандном режиме
-
Задание и изменение настроек ПВС: количество вычислителей, размер буферов вычислителей, количество модулей ОПД, размер модуля ОПД, размер таблицы соответствия, время выполнения команд
-
Возможность расширения набора команд.
Продемонстрирована работа имитационной модели на задаче сложения двух массивов.
Разработанная модель может быть использована для оценки характеристик предлагаемой архитектуры при различных параметрах (количество вычислителей, регистров и т.д.). Данная модель может быть использована в учебном процессе для изучения функционирования систем с архитектурой data flow, а также для отладки реальных программ.
Литература
-
Dennis J. B. Data flow schemas // Lect. Notes Comp. Science, 1972, № 5. P. 187216.
-
Dennis J. B. The variaties of data flow computers // Proc. 1st Int. Conf. Distributed Comp. Sys., Oct. 1979. P. 430-439.
-
Dennis J. B. Data flow supercomputers // IEEE Computer 13 (Nov. 1980). P. 48-56.
-
Dennis J. B., Boughton G. A., Leung C. K. C. Building blocks for data flow prototypes // Proc. 7th ISCA, May 1980. P. 1-8.
-
Dennis J. B., Misunas D. P. A preliminary architecture for a basic data-flow processor // Proc. 2nd ISCA, Jan. 1975. P. 126-132.
-
Comte D., Hifdi N. LAU multiprocessor: Microfunctional description and technologic choice // Proc. 1st Eur. Conf. Parallel and Distrib. Proc., Feb. 1979. P. 8-15.
-
Comte D., Hifdi N., Syre J. C. The data driven LAU multiprocessor system: Results and perspectives // Proc. World Comp. Congress IFIP'80, Oct. 1980. P. 175-180.
-
Cornish M. The TI dataflow architecture: The power of concurrency for avionics // Proc. 3rd Conf. Digital Avionics Sys., Nov. 1979. P. 19-25.
-
Davis A. L. The architecture and system method of DDM1: A recursively structured data driven machine // Proc. 5th ISCA, Apr. 1978. P. 210-215.
-
Iwashita M., Temma T. Experiments on a data flow machine // Proc. IFIP Conf., 1987. P. 235-245.
-
Gurd J. R. The Manchester dataflow machine // Future Generations Computer Systems 1 (1985). P. 201-212.
-
Gurd J. R., Kirkham C. C., Watson I. The Manchester prototype dataflow computer // Comm. ACM 28 (1985). P. 34-52.
-
Gurd J. R., Watson I. Preliminary evaluation of a prototype dataflow computer // Proc. 9th World Comp. Congress IFIP'83, Sept. 1983. P. 545-551.
-
Gostelow K. P., Thomas R. E. A view of dataflow // Proc. National Comp. Conf., June 1979. P. 629-636.
-
Gostelow K. P., Thomas R. E. Performance of a simulated dataflow computer // IEEE Trans. Computers C-29 (1980). P. 905-919.
-
Arvind and Culler D. E. Dataflow architectures // Ann. Review in Comput. Sci. 1 (1986). P. 225-253.
-
Narasimhan and Downs T. Operating system features of a dynamic dataflow array processing system (PATTSY) // Proc. 3rd Ann. Parallel Processing Symp., March 1989. P. 722-740.
-
Egan G. K. The CSIRAC II dataflow computer: Token and node definitions Tech. Report 31-009, School of Electrical Engineering, Swinburne Inst. of Technology, 1990.
-
Snelling D.F. The design and analysis of a Stateless Data-Flow Architectures Tech. Report UMCS-93-7-2, University of Manchester, Department of Computer Science, 1993.
-
Silk J., Robic B., Ungerer T. Asynchrony in parallel computing: from dataflow to multithreading // Parallel and Distributed Computing Practices, v. 1, № 1, March 1998.
-
Барский А.Б., Шилов В.В. Вычислительная система, управляемая потоком данных. Приложение к журналу «Информационные технологии», №8/2000.
-
Лёвшин И., Воеводин В. Многоточие Стерлинга. «Суперкомпьютеры», №1/2010.
|
